根据《泄漏新闻》，下一代AMD的Zen 6 Architecture将通过增加每个CCD的内核数量和高速缓存能力来为桌面级别的CPU带来显着的性能升级，并且预计核心和L3 CACHE容量的数量预计可提高高达50％。举报人HXL在5月10日揭示了社交平台，Zen 6建筑的每个CCD都将获得12个核心，并且对于Ryzen 9系列处理器的当前Zen 5体系结构的每个CCD 8内核的设计显着提高。如果Zen 6的高端体系结构模型仍然采用了双CCD解决方案，则核心及其线的数量将达到24个内核和48个线程。此外，ZEN 6架构体系结构还将使用3个缓存级别的较大级别容量。 HXL表示，针对ZEN 6处理器代码“奥林匹克岭”的THEL3缓存将增加到每个CCD的48MB，而专用于服务器的产品可以达到每CCD的128MB。服用现有产品为例，Ryzen 9 9950x每个CCD具有32MB的L3缓存，总共可用于双CCD。泄漏报告的48MB缓存意味着单个CCD的容量增加了50％，这对于需要快速访问大量数据的游戏应用具有重要意义。进一步，在HXL Tweet下添加的用户Kepler_L2 AMD还计划将3D垂直堆栈缓存的容量从当前的64MB增加到96MB。 Ryzen 7 9800x3d目前专注于游戏性能，使用单个CCD设计，具有32MB Nativel3 Cache，总共96MB缓存容量由64MB 3D堆叠的高速缓存实现。如果上述启示是正确的，那么下一代主X3D处理器将在单个CCD中实现48MB的本机L3高速缓存，并与96MB的3D堆叠缓存相结合，高速缓存的总容量将达到144MB，并且核心的数量也会增加8个。